シリコン エピタキシーは、集積回路の主要な製造プロセスです。これにより、高濃度ドープの埋め込み層を備えた低濃度ドープのエピタキシャル層上に IC デバイスを製造できると同時に、成長した PN 接合を形成できるため、IC の絶縁問題も解決されます。シリコンエピタキシャルウェーハは、デバイスの順方向電圧降下を低減しながら、PN 接合の高い降伏電圧を確保できるため、個別半導体デバイスを製造するための主要な材料でもあります。シリコンエピタキシャルウェーハを使用して CMOS 回路を製造すると、ラッチアップ現象を抑制できるため、シリコンエピタキシャルウェーハは CMOS デバイスでますます広く使用されて......
続きを読む