基板とエピタキシー

ウェーハの準備プロセスには 2 つの重要なリンクがあります。1 つは基板の準備で、もう 1 つはエピタキシャル プロセスの実行です。半導体単結晶材料から丁寧に作られたウエハである基板は、半導体デバイスを製造するための基礎としてウエハ製造プロセスに直接投入することも、エピタキシャルプロセスを通じてさらに性能を向上させることもできます。

それで、何ですかエピタキシー?エピタキシーとは、簡単に言うと、微細加工（切断、研削、研磨など）した単結晶基板上に、新たな単結晶層を成長させることです。この新しい単結晶と基板は同じ材料で作ることも、異なる材料で作ることもできるため、必要に応じて均一または不均一なエピタキシーを達成できます。新しく成長した単結晶層は基板の結晶相に応じて広がるため、エピタキシャル層と呼ばれます。その厚さは通常、わずか数ミクロンです。シリコンを例に挙げると、シリコンエピタキシャル成長とは、特定の結晶方位を有するシリコン単結晶基板上に、基板と同じ結晶方位を有し、抵抗率と厚さを制御可能で完全な格子構造を有するシリコン単結晶層を成長させることである。基板上にエピタキシャル層が成長したもの全体をエピタキシャルウェーハと呼びます。

従来のシリコン半導体産業にとって、シリコンウェーハ上に高周波および高出力のデバイスを直接製造するには、高降伏電圧、小さな直列抵抗、コレクタ領域での小さな飽和電圧降下を達成することが難しいなど、いくつかの技術的困難に直面することになります。エピタキシャル技術の導入は、これらの問題を巧みに解決します。解決策は、低抵抗率のシリコン基板上に高抵抗率のエピタキシャル層を成長させ、その高抵抗率のエピタキシャル層上にデバイスを作製することです。このように、高抵抗率のエピタキシャル層はデバイスに高い耐圧を提供し、低抵抗率の基板は基板の抵抗を低減して飽和電圧降下を低減し、高耐圧と低抵抗のバランスを実現します。そして電圧降下が少ないこと。

加えて、エピタキシャルIII-V、II-VI、GaAs などの他の分子化合物半導体材料の気相エピタキシーや液相エピタキシーなどの技術も大きく発展しており、ほとんどのマイクロ波デバイス、光電子デバイス、電力の製造に不可欠なプロセス技術となっています。特に、薄層、超格子、量子井戸、歪超格子、原子薄層エピタキシーにおける分子線および有機金属気相エピタキシーの応用に成功し、「バンドエンジニアリング」の発展に強固な基盤を築きました。 、半導体研究の新しい分野。

第3世代の半導体デバイスは、そのほとんどがエピタキシャル層で作られており、炭化ケイ素ウェハそれ自体は基板としてのみ使用されます。 SiCの厚さやバックグラウンドキャリア濃度などのパラメータエピタキシャル材料は、SiC デバイスのさまざまな電気的特性を直接決定します。高電圧アプリケーション用の炭化ケイ素デバイスでは、エピタキシャル材料の厚さやバックグラウンドキャリア濃度などのパラメータに対する新しい要件が提示されています。したがって、炭化珪素デバイスの性能を最大限に発揮するには、炭化珪素エピタキシャル技術が決定的な役割を果たします。ほぼすべてのSiCパワーデバイスは高品質のベースで準備されていますSiCエピタキシャルウェーハ、エピタキシャル層の製造はワイドバンドギャップ半導体産業の重要な部分です。