SiCエピタキシャルのプロセスとは何ですか?

高電圧分野、特に 20,000V を超える高電圧デバイスでは、SiCエピタキシャルテクノロジーは依然としていくつかの課題に直面しています。主な困難の 1 つは、エピタキシャル層の高い均一性、厚さ、ドーピング濃度を達成することです。このような高電圧デバイスの製造には、優れた均一性と濃度を備えた厚さ 200um の炭化ケイ素エピタキシャル ウェーハが必要です。

 

しかし、高電圧デバイス用の厚い SiC 膜を製造する場合、多数の欠陥、特に三角欠陥が発生する可能性があります。これらの欠陥は、大電流デバイスの製造に悪影響を与える可能性があります。特に、大面積チップを使用して大電流を生成すると、少数キャリア (電子や正孔など) の寿命が大幅に短縮されます。このキャリア寿命の短縮は、高電圧アプリケーションで一般的に使用されるバイポーラデバイスで望ましい順電流を達成する上で問題となる可能性があります。これらのデバイスで望ましい順電流を得るには、少数キャリアの寿命が少なくとも 5 マイクロ秒以上である必要があります。ただし、一般的な少数キャリア寿命パラメータは、SiCエピタキシャルウェーハの転送速度は約 1 ～ 2 マイクロ秒です。

 

したがって、SiCエピタキシャルプロセスは成熟に達し、低電圧および中電圧アプリケーションの要件を満たすことができますが、高電圧アプリケーションの課題を克服するには、さらなる進歩と技術的処理が必要です。厚さおよびドーピング濃度の均一性の改善、三角形欠陥の低減、少数キャリア寿命の向上は、高電圧デバイスでの SiC エピタキシャル技術の実装を成功させるために注意と開発が必要な領域です。